555 ٹائمر آئی سی طلباء اور شوق کرنے والوں میں عام طور پر استعمال ہونے والی آئی سی میں سے ایک ہے۔ اس آئی سی کی بہت ساری ایپلی کیشنز موجود ہیں ، جن میں زیادہ تر کمپن کے طور پر استعمال کیا جاتا ہے جیسے ، قابل ملٹی بائبرٹر ، غیر منقولہ ملٹی وائیبریٹر اور بسٹبل ملٹی ویبرٹر۔ آپ 5555 IC پر مبنی کچھ سرکٹس یہاں پاسکتے ہیں۔ اس ٹیوٹوریل میں 555 ٹائمر آئی سی کے مختلف پہلوؤں کا احاطہ کیا گیا ہے اور اس میں اس کے کام کی تفصیلات کی وضاحت کی گئی ہے۔ تو پہلے یہ سمجھنے دیتا ہے کہ کیا حیرت انگیز ، monostable اور bistable vibrators ہیں۔
قابل ملٹیبلٹر
اس کا مطلب ہے کہ آؤٹ پٹ میں کوئی مستحکم سطح نہیں ہوگی۔ لہذا پیداوار اعلی اور کم کے درمیان جھوم رہی ہوگی۔ غیر مستحکم آؤٹ پٹ کے اس کردار کو گھڑی یا مربع لہر آؤٹ پٹ کے طور پر بہت سے ایپلی کیشنز کے لئے استعمال کیا جاتا ہے۔
متعدد ملٹی ویبرٹر
اس کا مطلب ہے کہ ایک مستحکم ریاست اور ایک غیر مستحکم ریاست ہوگی۔ مستحکم حالت کا انتخاب صارف کو اعلی یا کم میں سے کیا جاسکتا ہے۔ اگر مستحکم آؤٹ پٹ اعلی منتخب کیا جاتا ہے ، تو پھر ٹائمر ہمیشہ اعلی پیداوار میں اعلی رکھنے کی کوشش کرتا ہے۔ لہذا جب ایک رکاوٹ دی جاتی ہے تو ، ٹائمر تھوڑے وقت کے لئے کم جاتا ہے اور چونکہ کم ریاست غیر مستحکم ہوتی ہے اس وقت کے بعد یہ اونچائی پر جاتا ہے. اگر مستحکم حالت کو کم منتخب کیا جاتا ہے تو ، وقفے وقفے سے پیداوار کم آنے سے پہلے تھوڑے وقت کے لئے زیادہ ہوجاتا ہے۔
فہرست ملٹی ویبرٹر
اس کا مطلب یہ ہے کہ آؤٹ پٹ ریاستیں دونوں مستحکم ہیں۔ ہر رکاوٹ کے ساتھ پیداوار میں تبدیلی آتی ہے اور وہیں رہتا ہے۔ مثال کے طور پر آؤٹ پٹ کو اب زیادہ رکاوٹ کے ساتھ سمجھا جاتا ہے یہ کم جاتا ہے اور یہ کم رہتا ہے۔ اگلے رکاوٹ کی طرف سے یہ اعلی ہو جاتا ہے.
555 ٹائمر آئی سی کی اہم خصوصیات
NE555 IC ایک 8 پن ڈیوائس ہے۔ ٹائمر کی اہم بجلی کی خصوصیات یہ ہیں کہ اسے 15V سے زیادہ نہیں چلنا چاہئے ، اس کا مطلب ہے کہ سورس ولٹیج 15v سے زیادہ نہیں ہوسکتا ہے۔ دوسرا ، ہم چپ سے 100mA سے زیادہ نہیں کھینچ سکتے ہیں۔ اگر ان کی پیروی نہیں کرتے ہیں تو ، آایسی جل کر تباہ ہوجائے گی۔
ورکنگ وضاحت
ٹائمر بنیادی طور پر دو بنیادی عمارت کے بلاکس پر مشتمل ہوتا ہے اور وہ یہ ہیں:
1. کامپریٹرز (دو) یا دو آپپیش
2. ایک ایس آر فلپ فلاپ (سیٹ ری سیٹ فلپ فلاپ)
جیسا کہ مذکورہ اعداد و شمار میں دکھایا گیا ہے کہ ٹائمر میں صرف دو اہم اجزاء موجود ہیں ، وہ تقابلی اور پلٹائیں۔ سمجھنے دو کہ تقابلی کیا ہیں اور پلٹائیں فلاپ ۔
موازنہ کرنے والا: موازنہ کرنے والا ایک ایسا آلہ ہے جو ان پٹ ٹرمینلز (الٹی ((VE)) اور نان الورٹنگ (+ VE) ٹرمینلز) پر وولٹیج کا موازنہ کرتا ہے۔ لہذا ان پٹ پورٹ میں مثبت ٹرمینل اور منفی ٹرمینل میں فرق پر انحصار کرتے ہوئے ، موازنہ کرنے والی پیداوار کا تعین کیا جاتا ہے۔
مثال کے طور پر مثبت ان پٹ ٹرمینل وولٹیج پر + 5V اور منفی ان پٹ ٹرمینل وولٹیج + 3V پر غور کریں۔ فرق یہ ہے ، 5-3 = + 2v۔ چونکہ فرق مثبت ہے ہمیں تقابلی آؤٹ پٹ پر مثبت چوٹی ولٹیج ملتی ہے۔
ایک اور مثال کے طور پر ، اگر مثبت ٹرمینل وولٹیج + 3V اور منفی ان پٹ ٹرمینل وولٹیج + 5V ہو۔ فرق + 3- + 5 = -2V ہے ، کیونکہ فرق ان پٹ وولٹیج منفی ہے۔ موازنہ کرنے والا آؤٹ پٹ منفی چوٹی وولٹیج ہوگا۔
اگر مثال کے طور پر مثبت ان پٹ ٹرمینل کو بطور INPUT اور منفی ان پٹ ٹرمینل کو بطور حوالہ غور کریں جیسا کہ بالا اعداد و شمار میں دکھایا گیا ہے۔ لہذا INPUT اور REFERNCE کے درمیان وولٹیج کا فرق مثبت ہے ہمیں تقابلی سے مثبت آؤٹ پٹ ملتا ہے۔ اگر فرق منفی ہے تو ہم موازنہ کرنے والے آؤٹ پٹ پر منفی یا بنیاد پائیں گے۔
پلٹائیں: فلاپ فلاپ ایک میموری سیل ہے ، یہ تھوڑا سا ڈیٹا محفوظ کرسکتا ہے۔ اعداد و شمار میں ہم ایس آر فلپ فلاپ کی حقیقت ٹیبل دیکھ سکتے ہیں۔
دو آدانوں کے لئے پلٹائیں فلاپ کرنے کے لئے چار ریاستیں ہیں۔ تاہم ہمیں اس معاملے کے لئے پلٹائیں کی صرف دو حالتوں کو سمجھنے کی ضرورت ہے۔
| ایس | R | سوال | Q '(Q بار) |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
جیسا کہ ٹیبل میں دکھایا گیا ہے ، سیٹ اور ری سیٹ ان پٹ کے لئے ہمیں متعلقہ آؤٹ پٹس ملتے ہیں۔ اگر سیٹ پن پر نبض ہو اور ری سیٹ پر نچلی سطح ، تو پلٹ فلاپ ویلیو ون کو اسٹور کرتا ہے اور کیو ٹرمینل پر اعلی منطق رکھتا ہے۔ یہ ریاست اس وقت تک جاری رہتی ہے جب تک کہ ری سیٹ پن کو نبض نہ آجائے جب کہ سیٹ پن میں کم منطق نہ ہو۔ یہ پلٹائیں فلاپ کو دوبارہ ترتیب دیتا ہے لہذا آؤٹ پٹ Q کم ہوجاتا ہے اور یہ حالت اس وقت تک جاری رہتی ہے جب تک کہ فلپ فلاپ دوبارہ مرتب نہیں ہوجاتا۔
اس طرح سے پلٹائیں فلاپ میں تھوڑا سا ڈیٹا اسٹور ہوتا ہے۔ یہاں ایک اور چیز Q اور Q بار ہمیشہ مخالف ہوتی ہے۔
ایک ٹائمر میں موازنہ کرنے والا اور پلٹائیں۔
ملاحظہ کریں 9V ٹائمر کو فراہم کیا جاتا ہے ، کیونکہ ٹائمر کے اندر ریزٹر نیٹ ورک کے ذریعہ بنے ہوئے وولٹیج ڈویائڈر کی طرح جس طرح بلاک آریگرام میں دکھایا گیا ہے۔ تقابلی پنوں پر وولٹیج ہوگی۔ لہذا وولٹیج ڈیوائڈر نیٹ ورک کی وجہ سے ہمارے پاس موازنہ کرنے والے کے منفی ٹرمینل میں + 6V پڑے گا۔ اور دوسرا موازنہ کرنے والے کے مثبت ٹرمینل پر + 3V۔
ایک اور چیز کا موازنہ ہے ایک آؤٹ پٹ فلپ فلاپ کے ری سیٹ پن سے منسلک ہوتا ہے ، لہذا اس کا موازنہ ایک آؤٹ پٹ کم سے اونچ جاتا ہے تو پلٹ فلاپ دوبارہ ری سیٹ ہوجائے گا۔ اور دوسری طرف دوسرا تقابلی آؤٹ پٹ پلٹ فلاپ کے پن سے منسلک ہوتا ہے ، لہذا اگر دوسرا موازنہ آؤٹ پٹ پلٹ فلاپ سیٹوں اور اسٹورز ایک سے کم ہوجائے تو۔
اب اگر ہم محتاط طور پر مشاہدہ کریں تو ، ٹرگر پن پر +3V سے کم وولٹیج کے لئے (دوسرا موازنہ کرنے والا منفی ان پٹ) ، موازنہ کا آؤٹ پٹ کم سے کم ہوجاتا ہے جیسا کہ پہلے بتایا گیا ہے۔ یہ نبض پلٹائیں فلاپ کو طے کرتی ہے اور اس کی قیمت ایک ہوتی ہے۔
اب اگر ہم تھریشولڈ پن (6 تقابلی ون کا مثبت ان پٹ) پر + 6V سے زیادہ وولٹیج لگاتے ہیں تو موازنہ کا آؤٹ پٹ کم سے اونچائی تک جاتا ہے۔ یہ نبض فلپ فلاپ اور پلٹائیں-فلپ اسٹور صفر کو دوبارہ سیٹ کرتی ہے۔
ایک اور چیز پلٹائیں فلاپ کی بحالی کے دوران ہوتی ہے ، جب یہ دوبارہ خارج ہوجاتا ہے تو خارج ہونے والا پن زمین سے جڑ جاتا ہے جیسے ہی Q1 آن ہوجاتا ہے۔ کیو 1 ٹرانجسٹر آن ہوتا ہے کیوں کہ کیبار ری سیٹ میں زیادہ ہے اور کیو 1 بیس سے جڑا ہوا ہے۔
حیرت انگیز ترتیب میں یہاں جڑا ہوا کیپسیسیٹر اس وقت خارج ہوتا ہے اور اس لئے ٹائمر کی پیداوار اس وقت کے دوران کم ہوگی۔ حیرت انگیز ترتیب میں کپیسیٹر چارج کے دوران ٹرگر پن وولٹیج + 3V سے بھی کم ہوگا اور لہذا پلٹائیں فلاپ ہوجائیں گی۔ ایک ذخیرہ کریں اور پیداوار زیادہ ہوگی۔
ایک حیرت انگیز ترتیب میں جیسا کہ اعداد و شمار میں دکھایا گیا ہے ،
آؤٹ پٹ سگنل کی فریکوئنسی RA ، RB ریزٹرز اور کپیسیٹر سی پر منحصر ہے۔
تعدد (F) = 1 / (وقت کی مدت) = 1.44 / ((RA + RB * 2) * C)۔
یہاں RA ، RB مزاحمتی قدر ہیں اور C capacitance قدر ہے۔ اوپر مساوات میں مزاحمت اور اہلیت والی اقدار ڈالنے سے ہم آؤٹ پٹ اسکوائر ویو کی فریکوئنسی حاصل کرتے ہیں۔
اعلی سطح کی منطق کا وقت بطور TH = 0.693 * (RA + RB) * C دیا جاتا ہے
کم سطح کی منطق کا وقت بطور TL = 0.693 * RB * C دیا جاتا ہے
آؤٹ پٹ مربع لہر کا ڈیوٹی تناسب بطور ، ڈیوٹی سائیکل = (RA + RB) / (RA + 2 * RB) دیا جاتا ہے۔
555 ٹائمر پن ڈایاگرام اور تفصیل
اب جیسا کہ اعداد و شمار میں دکھایا گیا ہے ، 555 ٹائمر آئی سی کے لئے آٹھ پن ہیں ،
1. گراؤنڈ۔
2. ٹرگر۔
3. آؤٹ پٹ.
4. ری سیٹ کریں.
5. کنٹرول کریں
6. تھریشولڈ.
7. ڈسچارج
8. پاور یا وی سی سی
پن 1. گراؤنڈ: اس پن کا اب تک کوئی خاص کام نہیں ہے۔ یہ معمول کے مطابق زمین سے جڑا ہوا ہے۔ ٹائمر کے کام کرنے کے ل pin ، اس پن کو زمین سے منسلک ہونا چاہئے اور ہونا چاہئے۔
پن 8. پاور یا وی سی سی: اس پن کا بھی کوئی خاص کام نہیں ہوتا ہے۔ یہ مثبت وولٹیج سے منسلک ہے۔ ٹائمر کے کام کرنے کے ل For ، اس پن کو رینج + 3.6v سے + 15v کے مثبت وولٹیج سے منسلک کرنا چاہئے۔
پن 4. ری سیٹ کریں: جیسا کہ پہلے بحث کی گئی ہے ، ٹائمر چپ میں فلپ فلاپ ہے۔ پلٹائیں فلاپ کی آؤٹ پٹ براہ راست پن 3 پر چپ آؤٹ پٹ کو کنٹرول کرتی ہے۔
ری سیٹ پن براہ راست فلپ فلاپ کے ایم آر (ماسٹر ری سیٹ) سے منسلک ہوتا ہے۔ مشاہدے پر ہم فلپ فلاپ کے ایم آر پر ایک چھوٹے سے دائرے کا مشاہدہ کرسکتے ہیں۔ یہ بلبلا ایم آر (ماسٹر ری سیٹ) کی نمائندگی کرتا ہے پن کم فعال ٹرگر ہے۔ اس کا مطلب یہ ہے کہ ایم آر پن وولٹیج کو دوبارہ ترتیب دینے کے لئے فلپ فلاپ کے لئے HIGH سے LOW تک جانا ہوگا۔ اس قدم کے نیچے منطق کے ساتھ ، پلٹائیں فلاپ مشکل سے نیچے کی طرف گامزن ہوجاتی ہیں۔ لہذا پیداوار کسی بھی پن سے قطع نظر ، کم ہوجاتی ہے۔
اس پن کو وی سی سی سے منسلک کیا گیا ہے تاکہ مشکل سے دوبارہ ترتیب دینے سے باز رہیں۔
پن 3. آؤٹ پٹ: اس پن میں بھی کوئی خاص کام نہیں ہوتا ہے۔ یہ پن ٹرانجسٹروں کے ذریعہ تشکیل شدہ PUSH-PULL ترتیب سے تیار کیا گیا ہے۔
پش پل کنفیگریشن اعداد و شمار میں دکھائی گئی ہے۔ دو ٹرانجسٹروں کے اڈے فلپ فلاپ آؤٹ پٹ سے جڑے ہوئے ہیں۔ لہذا جب منطق اعلی پلٹائیں فلاپ کے آؤٹ پٹ پر ظاہر ہوتا ہے تو ، NPN ٹرانجسٹر آن ہو جاتا ہے اور آؤٹ پٹ پر + V1 ظاہر ہوتا ہے۔ جب منطق فلپ فلاپ کے آؤٹ پٹ پر ظاہر ہوتا ہے تو LOW ہوتا ہے ، PNP ٹرانجسٹر آن ہو جاتا ہے اور آؤٹ پٹ کو زمین پر یا –V1 نیچے کھینچا جاتا ہے۔
اس طرح پلپ پلف سے کنٹرول منطق کے ذریعہ آؤٹ پٹ پر مربع لہر حاصل کرنے کے ل the کس طرح پش پل کنفیگریشن استعمال کی جاتی ہے۔ اس کنفیگریشن کا بنیادی مقصد پلٹپٹاپ کو واپس لوٹانا ہے۔ ٹھیک ہے پلٹ فلاپ ظاہر ہے کہ آؤٹ پٹ میں 100 ایم اے کی فراہمی نہیں کرسکتا۔
ٹھیک ہے ابھی تک ہم نے ان پنوں پر تبادلہ خیال کیا ہے جو کسی بھی حالت میں آؤٹ پٹ کی حالت کو تبدیل نہیں کرتے ہیں۔ باقی چار پن خاص ہیں کیونکہ وہ ٹائمر چپ کی آؤٹ پٹ حالت کا تعین کرتے ہیں ، اب ہم ان میں سے ہر ایک پر تبادلہ خیال کریں گے۔
پن 5. کنول پن: کنٹرول پن موازنہ کرنے والے کے منفی ان پٹ پن سے منسلک ہوتا ہے۔
کسی معاملے پر غور کریں VCC اور GROUND کے درمیان وولٹیج 9v ہے۔ چپ میں وولٹیج ڈیوائڈر کی وجہ سے جیسا کہ صفحہ 8 کے اعداد و شمار 3 میں مشاہدہ کیا گیا ہے ، کنٹرول پین میں وولٹیج وی سی سی * 2/3 (وی سی سی = 9 ، پن وولٹیج = 9 * 2/3 = 6V کے لئے) ہوگی۔
اس پن کی افادیت صارف کو پہلے موازنہ کرنے والے پر براہ راست کنٹرول دینے کے لئے۔ جیسا کہ مندرجہ بالا اعداد و شمار میں دکھایا گیا ہے کہ موازنہ ایک کی آؤٹ پٹ کو پلٹائیں فلاپ کے ری سیٹ کرنے کے لئے کھلایا جاتا ہے۔ اس پن پر ہم ایک مختلف وولٹیج لگا سکتے ہیں ، اگر ہم اسے + 8v سے مربوط کریں تو کہیں۔ اب کیا ہوتا ہے ، فلپ فلاپ کو دوبارہ ترتیب دینے اور آؤٹ پٹ کو نیچے گھسیٹنے کے لئے تھریشولڈ پن وولٹیج + 8V تک پہنچنا چاہئے۔
عام صورت میں ، ایک بار جب کاپسیٹر نے 2 / 3VCC (+ 6V 9V سپلائی) تک چارج کر لیا تو وی آؤٹ کم ہوجائے گا۔ اب چونکہ ہم نے کنٹرول پن پر ایک مختلف وولٹیج لگائی ہے (موازنہ کرنے والا ایک منفی ہے یا موازنہ کو دوبارہ مرتب کریں)
جب تک اس کی وولٹیج کنٹرول پن وولٹیج تک نہیں پہنچتی ہے اس وقت تک کپیسیٹر کو چارج کرنا چاہئے۔ اس فورس کاپاکیٹر چارج کرنے کی وجہ سے ، وقت پر موڑ اور سگنل کی تبدیلیوں کے وقت کو بند کردیں۔ لہذا آؤٹ پٹ کا پھٹا ہوا راشن ایک مختلف موڑ کا تجربہ کرتا ہے۔
عام طور پر یہ پن ایک سندارتر کے ساتھ نیچے کھینچا جاتا ہے۔ کام کرنے کے ساتھ ناپسندیدہ شور مداخلت سے بچنے کے لئے۔
پن 2. ٹرگر: ٹرگر پن کو موازنہ کرنے والے کے منفی ان پٹ سے گھسیٹا جاتا ہے۔ موازنہ کرنے والا دو آؤٹ پٹ فلپ فلاپ کے SET پن سے منسلک ہوتا ہے۔ کمپارٹر دو آؤٹ پٹ ہائی کے ساتھ ہمیں ٹائمر آؤٹ پٹ پر ہائی ولٹیج ملتا ہے۔ لہذا ہم کہہ سکتے ہیں کہ ٹرگر پن ٹائمر آؤٹ پٹ کو کنٹرول کرتا ہے۔
اب یہاں کیا مشاہدہ کرنا ہے ، ٹرگر پن پر کم وولٹیج آؤٹ پٹ وولٹیج کو اعلی پر مجبور کرتا ہے ، کیونکہ یہ دوسرا موازنہ کرنے والا ان پٹ کو تبدیل کرتا ہے۔ ٹرگر پن پر وولٹیج کو VCC * 1/3 سے نیچے جانا چاہئے (VCC 9v کے ساتھ فرض کیا گیا ہے ، VCC * (1/3) = 9 * (1/3) = 3V)۔ لہذا ٹائمر کی پیداوار زیادہ ہونے کے ل the ٹرگر پن پر وولٹیج 3V (9v سپلائی کے ل below) سے نیچے جانا چاہئے۔
اگر یہ پن زمین سے جڑا ہوا ہے تو ، پیداوار ہمیشہ زیادہ رہے گی۔
پن 6. تھریشولڈ : تھریشولڈ پن وولٹیج اس بات کا تعین کرتا ہے کہ ٹائمر میں پلٹائیں فلاپ کو کب دوبارہ ترتیب دیں۔ دہائی پن موازنہ 1 کے مثبت ان پٹ سے تیار کیا گیا ہے۔
یہاں تھریسلڈ پن اور کنٹرول پن کے درمیان وولٹیج کا فرق موازنہ کرنے والا 2 آؤٹ پٹ اور پھر دوبارہ منطق کا تعین کرتا ہے۔ اگر وولٹیج کا فرق مثبت ہے تو پلٹ فلاپ دوبارہ بحال ہوجاتا ہے اور پیداوار کم ہوجاتا ہے۔ اگر منفی میں فرق ہے تو ، SET پن میں منطق آؤٹ پٹ کا تعین کرتی ہے۔
اگر کنٹرول پن کھلا ہے۔ پھر وی سی سی * (2/3) (یعنی 9V سپلائی کے لئے 6 وی) کے برابر یا اس سے زیادہ وولٹیج پلٹائیں فلاپ کو دوبارہ ترتیب دے گا۔ تو پیداوار کم جاتا ہے.
لہذا ہم یہ نتیجہ اخذ کرسکتے ہیں کہ تھریشولڈ پن وولٹیج اس بات کا تعین کرتا ہے کہ جب کنٹرول پن کھلا ہو تو پیداوار کم ہوجائے۔
پن 7. ڈسچارج: یہ پن ٹرانجسٹر کے کھلے کلکٹر سے تیار کیا گیا ہے۔ چونکہ ٹرانجسٹر (جس پر ڈسچارج پن لیا گیا ، Q1) نے اس کی بنیاد Qbar سے منسلک کردی۔ جب بھی آؤٹ پٹ کم ہوجاتا ہے یا پلٹ فلاپ ری سیٹ ہوجاتا ہے ، خارج ہونے والے مادہ کو زمین پر کھینچ لیا جاتا ہے۔ کیونکہ Q کم ہونے پر Qbar زیادہ ہوگا ، لہذا ٹرانجسٹر Q1 ٹرنجسٹر کی بنیاد کے طور پر موڑ ملتا ہے۔
یہ پن عام طور پر ASTABLE کنفیگریشن میں کپیسیٹر کو خارج کرتا ہے ، لہذا یہ نام DISCHARGE ہے۔